Властивості продукту:
ТИП | ОПИСУЙТЕ |
категорія | Інтегральна схема (IC) Вбудований Система на чіпі (SoC) |
виробник | AMD Xilinx |
серії | Zynq®-7000 |
пакет | лоток |
Статус товару | Продається |
структура | MCU, FPGA |
Ядро процесора | Двоядерний ARM® Cortex®-A9 MPCore™ з CoreSight™ |
Розмір флеш-пам'яті | - |
розмір оперативної пам'яті | 256 Кб |
периферійний пристрій | DMA |
Можливість підключення | CANbus, EBI/EMI, Ethernet, IC, MMC/SD/SDIO, SPI, UART/USART, USB OTG |
швидкість | 667 МГц |
Основні атрибути | Artix™-7 FPGA, логічний блок 85K |
Робоча температура | -40°C ~ 100°C(TJ) |
Пакет/корпус | 484-LFBGA,CSPBGA |
Пакет пристрою постачальника | 484-CSPBGA(19x19) |
Номер вводу/виводу | 130 |
Базовий номер товару | XC7Z020 |
Середовище та експортна класифікація:
АТРИБУТ | ОПИСУЙТЕ |
Статус RoHS | Відповідає специфікації ROHS3 |
Рівень чутливості до вологи (MSL) | 3 (168 годин) |
Статус REACH | Продукти, що не підлягають REACH |
ECCN | 3A991D |
ХЦУС | 8542.39.0001 |
Архітектура першого покоління Zynq-7000 SoC:
Сімейство Zynq®-7000 базується на архітектурі Xilinx SoC.Ці продукти об’єднують багатофункціональну двоядерну або одноядерну систему обробки (PS) на основі ARM® Cortex™-A9 і 28-нм програмовану логіку (PL) Xilinx в одному пристрої.Центральні процесори ARM Cortex-A9 є серцем PS, а також містять вбудовану пам’ять, інтерфейси зовнішньої пам’яті та багатий набір інтерфейсів підключення периферійних пристроїв.Система обробки (PS) ARM Cortex-A9 на основі процесора додатків (APU) • 2,5 DMIPS/МГц на ЦП • Частота ЦП: до 1 ГГц • Підтримка когерентного мультипроцесора • Архітектура ARMv7-A • Безпека TrustZone® • Інструкція Thumb®-2 набір • Архітектура середовища виконання Jazelle® RCT • Механізм обробки мультимедійних даних NEON™ • Векторний блок вимірювання з плаваючою точкою одинарної та подвійної точності (VFPU) • CoreSight™ і Macrocell (PTM) • Таймер і переривання • Три сторожових таймера • Один глобальний таймер • Два лічильники з потрійним таймером. Кеші • 32 КБ 4-сторонніх асоціативних інструкцій і кеш даних рівня 1 (незалежно для кожного ЦП) • 512 КБ 8-сторонніх асоціативних кеш-пам’яті рівня 2 (спільний для ЦП) • Підтримка парності байтів Внутрішня пам’ять • Вбудований ПЗУ для завантаження • 256 КБ вбудованої пам’яті (OCM) • Підтримка парності байтів Інтерфейси зовнішньої пам’яті • Багатопротокольний контролер динамічної пам’яті • 16- або 32-розрядні інтерфейси для DDR3, DDR3L, DDR2 або Пам'ять LPDDR2 • Підтримка ECC у 16-бітному режимі • 1 ГБ адресного простору за допомогою single ранг 8-, 16- або 32-розрядної пам’яті • Інтерфейси статичної пам’яті • 8-розрядна шина даних SRAM з підтримкою до 64 МБ • Підтримка паралельного флеш-пам’яті NOR • Підтримка флеш-пам’яті ONFI1.0 NAND (1-біт ECC ) • 1-розрядний SPI, 2-розрядний SPI, 4-розрядний SPI (чотири SPI) або два 4-розрядні SPI (8-розрядний) послідовний НЕ флеш 8-канальний контролер DMA • Пам’ять-пам’ять, пам’ять-до - підтримка периферійних пристроїв, периферійних пристроїв до пам'яті та транзакцій розсіяного збору. Периферійні пристрої та інтерфейси вводу-виводу • Два тришвидкісних периферійних пристрої MAC Ethernet 10/100/1000 із підтримкою IEEE Std 802.3 та IEEE Std 1588 версії 2.0 • Підтримка розсіяного збору DMA можливість • Визнання 1588 рев.2 кадри PTP • Інтерфейси GMII, RGMII і SGMII • Два периферійних пристрої USB 2.0 OTG, кожен з яких підтримує до 12 кінцевих точок • USB 2.0-сумісне IP-ядро пристрою • Підтримка на ходу, високої швидкості, повної швидкості та низької швидкості швидкісні режими • USB-хост, сумісний з Intel EHCI • 8-розрядний зовнішній інтерфейс PHY ULPI • Два повністю сумісних з CAN 2.0B інтерфейси шини CAN • CAN 2.0-A та CAN 2.0-B та стандарту ISO 118981-1 сумісні • Зовнішній інтерфейс PHY • Два SD /SDIO 2.0/MMC3.31 сумісні контролери • Два повнодуплексних порти SPI з трьома виборами периферійних чіпів • Два високошвидкісних UART (до 1 Мбіт/с) • Два головний і підлеглий інтерфейси I2C • GPIO з чотирма 32-розрядними банками , з яких до 54 бітів можна використовувати з PS I/O (один банк 32b і один банк 22b) і до 64 бітів (до двох банків 32b), підключених до програмованої логіки • До 54 гнучких мультиплексований вхід/вивід (MIO) для периферійних призначень контактів Interconnect • Широкосмугове підключення в межах PS і між PS і PL • На основі ARM AMBA® AXI • Підтримка QoS на Critical майстер для затримки та смуги.